# Method for making low defect density semiconductor heterostructure and devices made thereby.

Patent Number:

EP0514018

Publication date:

1992-11-19

Inventor(s):

FITZGERALD EUGENE ARTHUR JR (US); GREEN MARTIN LAURENCE (US); BRASEN

DANIEL (US); XIE YA-HONG (US)

Applicant(s)::

AMERICAN TELEPHONE & TELEGRAPH (US)

Requested Patent:

JP6252046

Application

Number:

EP19920303475 19920416

Priority

Number(s):

US19910690429 19910424

IPC Classification: H01L21/20; H01L21/335; H01L33/00

EC Classification: H01L21/335C, H01L27/15, H01L33/00B4, H01L33/00G3B, H01L21/20B6B2, H01L21/8258

Equivalents:

JP2792785B2, WS5221413

#### **Abstract**

Applicants have discovered that by growing germanium-silicon alloy at high temperatures in excess of about 850 DEG C and increasing the germanium content at a gradient of less than about 25% per micrometer, one can grow on silicon large area heterostructures of graded GexSi1-x alloy having a low level of threading dislocation defects. With low concentrations of germanium (.10

Data supplied from the esp@cenet database - 12

### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-252046

(43)公開日 平成6年(1994)9月9日

(51)Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/20

8122-4M

21/203

M 8122-4M

21/205

27/15

8934-4M

審査請求 有 請求項の数14 FD (全 9 頁)

(21)出願番号

特顯平4-122818

(22)出願日

平成 4年(1992) 4月17日

(31)優先権主張番号 690429

. . . . . . .

(32)優先日

1991年 4 月24日

(33)優先権主張国

米国 (US)

(71)出願人 390035493

アメリカン テレフォン アンド テレグ

ラフ カムパニー

AMERICAN TELEPHONE AND TELEGPAPH COMPA

NY

アメリカ合衆国 10013-2412 ニューヨ

ーク ニューヨーク アヴェニュー オブ

ジ アメリカズ 32

(74)代理人 弁理士 三俣 弘文


最終頁に続く

#### (54)【発明の名称】 半導体デバイスおよびその製造方法

## (57)【要約】

【目的】 低レベルのスレディング転位欠陥を有する階層化 $Ge_XSi_{1-x}$ 合金の大面積へテロ構造体を成長させる。

【構成】 単結晶シリコン基板を準備し、その基板上に 850 ℃以上の温度で約25%/マイクロメートル以下 の勾配で増大するゲルマニウム成分をもつ $Ge_XSi_{1-x}$  の階層化層をエピタキシャル成長し、 $Ge_XSi_{1-x}$ の階層化層上に半導体材料の層をエピタキシャル成長する。



#### 【特許請求の範囲】

【請求項1】 単結晶シリコン基板を準備するステップ と、

前記シリコン基板上に、850℃以上の温度で、約25 %/マイクロメートル以下の勾配で増大するゲルマニウ ム成分をもつ $Ge_XSi_{1-X}$ の階層化層をエピタキシャル 成長するステップと、

前記GexSil-xの階層化層上に半導体材料の層をエピ タキシャル成長するステップからなることを特徴とする 半導体デバイスの製造方法。

【請求項2】 前記半導体材料の層が、階層化層の表面 と等しい組成および100オングストローム以上の厚さ を有するGe-Si合金のキャップ層からなることを特 徴とする請求項1の方法。

【請求項3】 前記GexSi<sub>1-x</sub>の階層化層が0. 1≦ x≦0.5の範囲の最終組成を有し、前記半導体材料の 層がシリコンからなることを特徴とする請求項1の方

【請求項4】 前記GexSi<sub>1-x</sub>の階層化層が0.65 ≦x≦1.0の範囲の最終組成を有し、前記半導体材料 20 の層がインジウムガリウムリンからなることを特徴とす る請求項1の方法。

【請求項5】 前記GexSil-xの階層化層が純ゲルマ ニウムの最終組成を有し、前記半導体材料の層がガリウ ムヒ素またはアルミニウムガリウムヒ素からなることを 特徴とする請求項1の方法。

【請求項6】 前記エピタキシャル層が分子線エピタキ シーで成長されることを特徴とする請求項1の方法。

【請求項7】 前記エピタキシャル層が化学蒸着法で成 長されることを特徴とする請求項1の方法。

【請求項8】 GexSil-xの階層化層とキャップ層の 厚さの和に等しい深さを有する陥没タブを前記シリコン 基板に設けるステップからなることを特徴とする請求項 1 の方法。

【請求項9】 前記GexSil-xの階層化層の成長温度 がGexSil-xの融点に比例してスケールされることを 特徴とする請求項1の方法。

【請求項10】 前記階層化GexSil-x層の面積が1 2,000平方ミクロンを超えることを特徴とする請求 項1の方法。

【請求項11】 10パーセントから50パーセントの 範囲のゲルマニウム濃度を有するゲルマニウム-シリコ ン合金の層と、

前記合金の層上にエピタキシャル成長された歪みシリコ

ドナードーパント、および、前記シリコン層に電気的に 接触するための、間隔をおかれた接触領域を含み、前記 歪みシリコン層上にエピタキシャル成長されたゲルマニ ウムーシリコン合金の第2の層と、

配置されたソースおよびドレインオーム手段と、

前記ソースおよびドレイン接触手段の間に配置されたシ ョットキー障壁接触手段からなり、該手段によって前記 ソースとドレインの間の伝導が前記ショットキー接点へ の負電圧の印加によって高められることを特徴とするM ODFET半導体デバイス。

【請求項12】 5×10<sup>16</sup> c m<sup>-2</sup>以下のスレディング 転位密度を有するゲルマニウムーシリコン合金GexS i<sub>1-x</sub> (0. 10≤x≤. 50)の層と、

10 前記合金の層上にエピタキシャル成長されたシリコンの 歪み層と、

前記合金の層上にエピタキシャル成長されたゲルマニウ ムーシリコンの第2の層と、

前記歪みシリコン層の間隔をおかれた領域との電気的接 点を形成する手段からなることを特徴とするデバイス。

【請求項13】 前記シリコンの歪み層が非ドープであ ることを特徴とする請求項12のデバイス。

【請求項14】 前記ゲルマニウムーシリコン合金の層 のうちの少なくとも1つがnドープであることを特徴と する請求項12のデバイス。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、合金層内に低スレディ ング転位密度を有するゲルマニウムーシリコンの半導体 ヘテロ構造体を形成する方法およびそれによって形成さ れるデバイスに関する。このような低欠陥構造体は、イ ンジウムガリウムリン、ガリウムヒ素やシリコンの歪み 層からなる半導体デバイスを形成するための緩衝層とし て特に有用である。

30 [0002]

> 【従来の技術】現在の技術で可能なよりも厚いエピタキ シャル層および大きい格子不整合を含むヘテロ構造デバ イスに多くの関心が集まっている。例えば、シリコン基 板上に成長されたゲルマニウムーシリコン合金GexS il-xは、LEDのようなさまざまな光電子デバイスを 可能にし、シリコンVLSI回路の電子プロセス技術を 直接バンド半導体で利用可能な光素子技術と結合させ た。

【0003】実際、ゲルマニウムーシリコン合金の中間 40 エピタキシャル層は、シリコン基板上のガリウムヒ素の エピタキシャル成長を可能にし、それによって、シリコ ン電子素子およびガリウムヒ素光素子を使用したさまざ まな新しい光電子デバイスを可能にする。しかし、この ような結合構造の潜在的利点が認識されており、それら を開発する多くの努力にもかかわらず、それらの実用化 は、シリコン基板上に成長されるヘテロ構造層内の高い 欠陥密度によって制限されている。

【0004】転位欠陥はモノリシック結晶構造を分割 し、電気的および光学的性質の望ましくない突然の変化 前記接触領域に接触するために、前記合金の第2層上に 50 を導入する。転位欠陥は、ある種の結晶材料を異種材料

10

の基板上にエピタキシャル成長させようとする際に、2 材料の異なる結晶格子サイズのために生じる。転位は、 不整合界面で、ミスフィット歪みをやわらげようとして 形成される。多くのミスフィット転位は、スレディング セグメントと呼ばれる垂直成分を有する。これは、後続 層を通してある傾斜角で延びる。半導体デバイスの活動 領域内のこのようなスレディング欠陥は、デバイス性能 に重大な劣化を及ぼす。

#### [0005]

【発明が解決しようとする課題】転位を減少させるため に多くの方法が使用されてきており、成果はさまざまで ある。1つの方法は、基板にほぼ整合した結晶格子構造 を有する材料の薄層にヘテロ層を制限することである。 一般的に、格子不整合は1%以内であり、層の厚さは欠 陥形成の臨界厚さ以下に保持される。このような構造体 では、基板は、ヘテロ層の成長のための鋳型として作用 する。ヘテロ層は、基板鋳型に弾性的に従属する。この 方法は、多くの構造体の転位を除去するが、大きなエネ ルギーバンドオフセットをもつ格子近似整合系は比較的 少ない。従って、この方法では、新たなデバイスの設計 20 の選択は制限される。

【0006】第2の方法は、米国出願第07/5617 44号(発明者: イー、エイ、フィッツジェラルド(E. A. Fitzgerald)、出願日:1990年8月2日) に開示 されているが、厚さは大きいが横方向の面積が制限され たヘテロ層を利用するものである。横寸法に比べて十分 大きい厚さを形成することによって、スレディング転位 は層の側面を出ることが可能となる。従って、上面はほ ぼ無欠陥のままとなる。この方法は、約10,000平 方マイクロメートル以下の面積を有する制限された表面 上に形成可能なさまざまなデバイスおよび回路の製造を 可能にする。

【0007】第3の方法は、シリコン基板上にゲルマニ ウムーシリコン合金の層を順次堆積し、層ごとにゲルマ ニウム分を増加させることである。目的は、連続する層 間の歪みを広げることによって転位を回避することであ る。残念ながらこの方法はうまくいっていない。例え ば、純Geを生成するために、2000オングストロー ムで20%Geのステップ階層化では、Si上に純Ge を堆積するのとほぼ等しい高い転位密度を生じる。(ジ 40 ェイ. エム. バリボー(J. M. Baribeau)他「ジャーナル ・オヴ・アプライド・フィジックス(Journal of Applie d Physics)」第63巻 (1988年) 5738ページ参 照。)

【0008】この方法が失敗するのは、従来の成長温度 (一般に約550℃)では、Si-Geの初期層はほぼ 完全に弾性的に歪んでいるためであると考えられる。従 って、より大きいゲルマニウム分をもつSi-Geの次 の層が加えられると、2つのSi-Ge層間の不整合 は、初期Si-Ge層とSi基板の間の不整合とほぼ等 50

しくなり、その結果高い転位密度を生じる。従って、大 面積、低欠陥のヘテロ構造体をシリコン上に形成する方 法が必要である。

#### [0009]

【課題を解決するための手段】我々は、約850℃を超 える高温でゲルマニウムーシリコン合金を成長し、約2 5%/マイクロメートル以下の勾配でゲルマニウム分を 増加させることにより、シリコン上に、低レベルのスレ ディング転位欠陥を有する階層化GexSil-x合金の大 面積へテロ構造体を成長させることができることを発見 した。

【0010】低濃度のゲルマニウム (. 10≦x≦. 5 0) では、このヘテロ層は、MODFETのような歪み 層シリコンデバイスを成長するための基板として使用可 能である。高濃度のGe (. 65≦x≦1.00)で は、このヘテロ層は、光放出ダイオードおよびレーザの ようなインジウムガリウムリンデバイスのための緩衝層 としてシリコン基板上で使用可能である。純ゲルマニウ ム (x=1.00) の濃度では、このヘテロ層はGaA sまたはGaAs/AlGaAsデバイスのために使用 可能である。

#### [0011]

【実施例】図1で、第1ステップではシリコン基板を準 備する。望ましくは、基板は、集積回路の製造において 一般的に使用される種類の標準(100)方向シリコン ウェハーである。予備的ステップとして、基板には、従 来の光リソグラフィー・パターン形成およびエッチング によって大面積の陥没したタブが設けられる。タブは、 成長されるゲルマニウムーシリコン合金の厚さに依存し て、12,000平方マイクロメートル以上の面積で数 マイクロメートルの深さを有することが可能である。目 標は、タブ内で成長されるゲルマニウムーシリコン合金 層が、シリコン基板の非陥没部分とほぼ共面的になるよ うな適当な深さのタブを設けることである。

【0012】プロセスの第2ステップでは、ゲルマニウ ムーシリコン合金GexSil-xの大面積の階層化層をシ リコン基板上に高温で成長する。成長プロセスは、望ま しくは、化学蒸着(CVD)または分子線エピタキシー (MBE) である。基板成長開始温度は、850℃~1 100℃の範囲内であるべきであり、そうすれば、階層 化合金の面積は12,000平方マイクロメートルを超 える。

【0013】開始組成は望ましくは純シリコンである。 ゲルマニウムは、約25%/ミクロン以下の勾配でGe xSi<sub>1-x</sub>を形成するように導入される。望ましくは、階 層化は、約10%/ミクロンの割合で線形である。ある いは、階層化は、同様の勾配で、階段状であってもよ い。合金のゲルマニウム成分が増加すると、成長温度 は、合金の融点が低下するのに比例して都合よく低下す る。目標は、合金の融解を避けることである。GexS

 $i_{1-x}$ の階層化成長は、所望される最終組成に到達するまで継続される。

【0014】最終組成の選択は、ヘテロ構造体の使用目的に依存する。例えば、構造体が、歪み層シリコンデバイスを成長するための基板として使用される場合、最終Ge濃度は10~50%の範囲内であるべきである。構造体が、インジウムガリウムリンデバイスの基板として使用される場合、最終Ge濃度は65~100%の範囲内であるべきである。他方、構造体がGaAsまたはGaAs/AlGaAsデバイスの基板として使用される 10場合、Ge濃度は望ましくは約100%である。

【0015】所望される最終組成に到達した後、同じ最終組成をもつオプションのキャップ層を、階層化層上に、100オングストローム以上の、望ましくは1マイクロメートル以上の厚さまで成長することができる。キャップ層の効果は、階層化層の上部の低レベルの残留歪みをさらに緩和することである。

【0016】製造法および構造は、以下の特定の例を考察することによって詳細に理解される。

【0017】例1:ヘテロ構造体基板(MBE)。 (1 20 00) 方向のシリコン基板において、主表面を酸化ケイ素のマスキング層で被覆し、タブの周囲を区画するために酸化マスクに長方形の開口をエッチングし、暴露されたシリコンをエチレンジアミンピロカテコール (ED P) でエッチングすることによって、深さ約10マイクロメートルの大面積の長方形タブが形成される。EDPエッチングは、シリコン基板の(111)面に側面をも

つ平滑なタブ表面を形成する。続いて基板は、H2SO4 とH2O2の3:1の混合物で10分間、緩衝HFで1分 間洗浄される。

【0018】洗浄された基板は、センティネル3堆積速度コントローラ(Sentinel 3 Deposition Rate Controller)によって制御されたリバーEVA32シリコンMB E装置(Riber EVA 32 Silicon MBE Apparatus)に入れられる。容器は10<sup>-9</sup>トル以下の圧力まで排気され、タブ表面上の酸化物は、基板を約800℃に加熱し、約0.05オングストローム/秒の速度で低フラックスのシリコン・ビームを当てることによって、解離する。シリコン緩衝層を形成するために、さらに大きい速度でのシリコン成長が、厚さ約0.1マイクロメートルまで継続される。

【0019】緩衝層の形成後、基板温度は約900℃に上昇され、階層化層が成長される。階層化成長は、約3オングストローム/秒の速度で純シリコンから開始される。約10%/マイクロメートルの線形勾配でゲルマニウムを導入する間、全体の成長速度は一定に保持される。目標は、熱平衡に近い状態での成長を保持することである。10%/マイクロメートルで100%ゲルマニウムまで階層化成長するためのパラメータ変化が表1に示されている。表1は、厚さ、ゲルマニウムの割合、温度および成長中のさまざまな時点での速度を与える。【0020】

【表1】

表1								
	10%/		帰居化に対する					
開始速度(センティネル): SJ/Ge = 67.8/0.5								
成長時間(分)	1643	Get	融点(CDX)	%T	T基板 (C)	现時点速度(tンディ科):SUG		
0	0	0	1414/1687	100	900	67.8/0.5		
27	0.486	5	1402/1675	99.3	892	64.4/3.5		
54	0.972	10	1390/1663	98.6	884	61.0/6.7		
81	1.458	15	1375/1648	97.7	873	57.6/10.5		
108	1.944	20	1362/1635	96.9	864	54.2/14.0		
135	2.430	25	1350/1623	96.2	855	50.9/17.5		
162	2.916	30	1335/1608	95.3	845	47.5/21.0		
189	3.402	35	1320/1593	94.4	834	44.1/24.5		
216	3.888	40	1305/1578	93.5	824	40.7/28.0		
243	4.374	45	1290/1563	92.6	813	37.3/31.5		
270	4.860	50	1270/1543	91.5	800	33.9/34.9		
297	5.346	55	1255/1528	90.6	790	30.5/38.4		
324	5.832	60	1235/1508	89.4	776	27.1/41.9		
351	6.318	65	1210/1483	87.9	758	23.7/45.4		
378	6.804	70	1185/1458	86.4	740	20.3/48.9		
405	7.290	75	1160/1433	84.9	722	17.0/52.4		
432	7.776	80	1130/1403	83.2	703	13.6/55.9		
459	8.262	85	1100/1373	81.4	681	10.2/59.4		
486	8.748	90	1055/1328	78.7	650	6.8/62.9		
513	9.234	95	1010/1283	76.0	618	3.4/66.4		
540	9,720	100	938/1211	71.8	569	0.5/69.9		

100%ゲルマニウムに到達した後、1000オングス トロームから1マイクロメートルの範囲の厚さを有する 最終ゲルマニウムキャップ層が最上部に成長される。

【0021】100%より少ないゲルマニウムを有する 構造体は、所望のゲルマニウム濃度で階層化成長を終了 し、その濃度で最終キャップ層を成長することによって 得られる。

【0022】例2: ヘテロ構造体基板 (CVD)。予備 的ステップとして、100mm (100) Siウェハー が希釈HF (H2O中1%) 中で洗浄され、N2内でスピ ン乾燥された。このウェハーはRTCVD反応器内に装 填され、10-7トルのベース圧力まで排気された。ウェ ハーは、残留酸素および炭素を除去するためにH2流

(31pm)中で15秒間1000℃に加熱され、2秒 40 間で900℃まで冷却された。

【0023】これらの予備的ステップの後、厚さ約10 00オングストロームのSi級衡層を堆積することによ って堆積が開始された。これは、約4トルの圧力で1分 間SiH<sub>2</sub>Cl<sub>2</sub>(H<sub>2</sub>中1%、11pm)を使用して完 了された。その直後に、0から50%Geまで増大する Si-Ge合金層を形成するために、GeH4(H2中1 %Ge H<sub>4</sub>) が徐々に導入された。Ge H<sub>4</sub>流は4 0秒ご とに4 s c c mの流量増分だけ増加することができる。

少した。こうして、GeH4およびSiH2Cl2流は1 1 p mに維持された。900℃での堆積によってSi-Ge階層化合金層が生じ、続いて成長されながら緩和さ 30 れた。

【0024】例1および2で説明したように製造される ヘテロ構造体は、従来製造されたヘテロ構造体と比べて 欠陥の減少を示している。三重結晶X線回折は、0.1 0<x<0.50に対し、層は完全に緩和している。G exSi<sub>1-x</sub>キャップ層は、平面像および断面像透過電子 顕微鏡で検査すると、スレディング転位がない。電子ビ ーム誘導電流像は、x=0.25に対し4×10<sup>5</sup>±5  $\times 10^4$  c m<sup>-2</sup>、 x = 0. 50 に対し3×106±2×1 06 c m<sup>-2</sup>の低いスレディング転位密度を示した。キャ ップ層からの光ルミネセンススペクトルは、バルクGe xSil-xからの光ルミネセンスとほぼ同一である。

【0025】こうした低欠陥ヘテロ構造体は、シリコン の歪み層を使用したものからIII-V半導体を使用し たものまでの広範囲のデバイスをエピタキシャル成長す るための緩衝層として有用である。

【0026】図2は、歪みシリコンMODFETを製造 するための低欠陥ヘテロ構造体を使用したデバイスの断 面図である。基本的には、階層化層2上に成長されたG exSi<sub>1-x</sub>キャップ層1からなるヘテロ構造体上に形成 SiH2C12は同じ時間スケールで同じ流量増分だけ減 50 され、これらはすべてシリコン基板3上に堆積される。

ヘテロ構造体は、ゲルマニウムの最大濃度を(0.10 ≤x≦0.50)の範囲内として、望ましくはx=0. 30として、上記のようにして形成される。

【0027】ヘテロ層上に形成されたMODFETは、 基本的に、層1上にエピタキシャル成長されたシリコン の歪み層4からなる。 $Ge_XSi_{1-x}$ のもう1つの層5 (最初は真性だが、50~900オングストロームでn ドープ) がそのシリコン上に成長され、 歪みシリコン層 4に接触するようにn+接触領域6Aおよび6Bが間隔 をおいて形成される。n+接触領域6Aおよび6Bとの オーム接点8Aおよび8Bが形成され、層5へのショッ トキー障壁接点7が、間隔をおかれたオーム接点間に配 置される。誘電体層9が都合よく接点7、8A、および 8 Bを分離する。

【0028】シリコン層4は望ましくは100オングス トロームから1000オングストロームの範囲の厚さを 有し非ドープである。

【0029】GexSi<sub>1-x</sub>層5は望ましくは50オング ストロームから1000オングストロームの範囲の厚さ を有する。層5は望ましくは50~900オングストロ 20 ームでは真性で、続いて、アンチモン、リンまたはヒ素 で1×10<sup>17</sup>/cm<sup>3</sup>~5×10<sup>18</sup>/cm<sup>3</sup>の範囲の濃度 でn+ドープされる。層5は望ましくはキャップ層1よ りも低いGe濃度を有する。

【0030】n+接触領域6Aおよび6Bは望ましくは シリコン層4に10<sup>19</sup>/cm<sup>3</sup>の濃度でアンチモン、ヒ 素またはリンを注入することによって形成される。オー ム接点8Aおよび8Bにはアルミニウムの層、ショット\* \*キー接点7には白金の層が可能である。

【0031】形成されたMODFETは、高速であると いう長所をもつ電界効果トランジスタとして作用する。 ショットキー接点7 (一般にゲートとして知られる) へ の信号電圧バイアスの印加は、Si層4内の電子密度を 変化させ、さらにそれが8Aと8Bの間のチャネルの膜 コンダクタンスを変化させて、トランジスタ作用を生じ る。歪みシリコン層は、少なくとも次の3つの理由で、 特に高速のパスである:1)シリコンの歪みが、低有効 10 質量で高移動度の電子によって伝導に有利なようにシリ コンのエネルギーバンドを変化させる、2)シリコン層 には電子流を妨害する不純物がない、3) 低欠陥基板上 に成長されたシリコン層は電子流を妨害する欠陥の濃度 が低い。

10

【0032】図3は、ヘテロ層上に形成されたインジウ ムガリウムヒ素表面放出LEDの断面図である。特に、 LED20は、シリコン基板10上の大面積タブ11内 に成長されたGexSi<sub>1-x</sub>層12からなるヘテロ構造体 上に形成されている。ヘテロ構造体は基本的には上記の ように形成される。ただし、GexSil-xは、Beのよ うなp型不純物で、10<sup>18</sup>cm<sup>-3</sup>の濃度までドープされ る。

【0033】LED20は、構成層21~25を形成す るために化学線エピタキシーのような従来のプロセスを 使用して $Ge_XSi_{1-x}$ 上に形成される。構成層 $21\sim2$ 5の厚さ、構成およびドーピングを表2に示す。

[0034]

【表2】

層書号	組成	輝さ	ドーバント	濃度
21	$In_y(Ga_{1-z}Al_z)_{1-y}P$	1 74701-14	n+(Si)	10 <sup>18</sup> cm <sup>-3</sup>
22	$In_w(Ga_{1-x}Al_x)_{1-w}P$	0.5 71701-14	n(Si)	10 <sup>17</sup> cm <sup>-3</sup>
23	$ln_u(Ga_{1-v}Al_v)_{1-u}P$	0.2 የ/መታተል	なし	哀性
24	$\ln_{\mathbf{w}}(\operatorname{Ga}_{1-x}\operatorname{Al}_{x)_{1-x}}\operatorname{P}$	0.5 7170+14	p(Bc)	10 <sup>17</sup> cm <sup>-3</sup>
25	$ln_y(Ga_{1-z}Al_z)_{1-y}P$	1 71705-14	p+(Be)	10 <sup>18</sup> cm <sup>-3</sup>

【0035】構成層の形成後、次のステップでは、オー ム接点が形成され、デバイスが分離される。オーム接点 26は、金-亜鉛合金の層を堆積し、円環を形成するよ うにその金属を光リソグラフィーでパターン形成するこ とによって、pドープ層25に接触するように形成され

【0036】ダイオードを分離するため、層22~25

る。ホトレジスト円をマスクとして使用して、環26の 周りに、nドープ層21で終端するように、メサがエッ チングされる。環26の周囲に垂直側壁をもつメサを得 るために、エッチングは、望ましくは反応性イオンエッ チングによる。

【0037】次に、いま暴露されたnドープ層21との オーム接点27が、金ーゲルマニウム合金の層を堆積 の、金属接触環26の外側部分がエッチングで除去され 50 し、メサの周りに円形接触環27を光リソグラフィーで

区画することによって形成される。さらに分離するため、環27と同心円上のメサが層21を通して化学的にエッチングされる。

【0038】最終ステップは、当業者に周知の技術によって、不動態絶縁層28を堆積し、接点26および27への金属相互接続29を形成することを含む。相互接続は、シリコン基板上に形成された集積電子回路(図示せず)に都合よく延びる。

【0039】動作時には、接点26と27の間に加えられるDCバイアス電圧が、環26の中心を通しての光放 10出を誘導する。

【0040】本実施例の特別の長所は、GexSil-x層の組成が、放出波長の広い選択範囲を与えるさまざまなインジウムガリウムリン化合物に格子整合するように選択可能であることである。例えば、インジウムガリウムリン化合物が65~70%GeをもつGe-Siバッファに整合する場合、放出光は緑であるが、100%Geに格子整合する化合物は赤色光を放出する。従って、大部分の可視領域がカバーされる。

【0041】図4は、ヘテロ層上に形成されたGaAs 表面放出LEDの断面図である。特に、LED30は、シリコン基板10上の大面積タブ11内に成長されたGexSi1-x層12からなるヘテロ構造体上に形成されている。さらに、LEDは、シリコン基板10内に統合的に形成された駆動トランジスタ40に、金属リード36を介して接続されているように図示されている。

【0042】 $Ge_XSi_{1-x}$ 層は、上記の例1で説明されたようにタブ11内に形成される。 $Ge_XSi_{1-x}$ は望ましくは非ドープであり、LED30の材料に格子整合するために、基本的に純ゲルマニウムからなる最終組成を 30達成するのが望ましい。

【0043】LED30は、Ge表面上に例えばMBEで成長されたnドープA1 $_y$ Ga $_{1-y}$ Asの層31、層31上に成長されたpドープGaAsの層32、および、層32上に成長されたp+ドープA1 $_y$ Ga $_{1-y}$ Asの層33からなる。LEDは、層33への円形p型オーム接点34と、層31へのn型オーム接点35を有する。

【0045】駆動トランジスタ40は、当業者に周知の 従来技術によって、シリコン基板10上に統合的に形成 された n型エミッタ41、p型ベース42および n型コ レクタ43から基本的に構成される。 【0046】この例は、本発明が、シリコン電子素子 (例えばトランジスタ40)およびIII-V半導体光 素子(例えばLED30)が同じ基板上に形成されるこ とを可能にするという重要な長所を例示する。明らか に、さらにずっと複雑な回路も同じ基板上に形成可能で ある。

12

#### [0047]

【発明の効果】以上述べたごとく、本発明によれば、約 850℃を超える髙温でゲルマニウムーシリコン合金を 成長し、約25%/マイクロメートル以下の勾配でゲル マニウム分を増加させることにより、シリコン上に、低 レベルのスレディング転位欠陥を有する階層化GexS il-x合金の大面積ヘテロ構造体を成長させることがで きる。低濃度のゲルマニウム (. 10≦x≦. 50) で は、このヘテロ層は、MODFETのような歪み層シリ コンデバイスを成長するための基板として使用可能であ る。高濃度のGe (. 65≦x≦1.00)では、この ヘテロ層は、光放出ダイオードおよびレーザのようなイ ンジウムガリウムリンデバイスのための緩衝層としてシ リコン基板上で使用可能である。純ゲルマニウム(x= 1.00) の濃度では、このヘテロ層はGaAsまたは GaAs/A1GaAsデバイスのために使用可能であ る。

#### 【図面の簡単な説明】

【図1】低欠陥密度半導体へテロ構造体を形成する方法 を説明するブロック図である。

【図2】 歪みシリコン層MODFETの断面図である。 【図3】 インジウムガリウムヒ素表面放出LEDの断面 図である。

0 【図4】集積駆動トランジスタをもつガリウムヒ素LE Dの断面図である。


### 【符号の説明】

- 1 GexSi<sub>1-X</sub>キャップ層
- 2 階層化層
- 3 シリコン基板
- 4 歪みシリコン層
- 5 GexSi<sub>1-x</sub>層
- 6 A, 6 B n+接触領域
- 7 ショットキー障壁接点
- 0 8A,8B オーム接点
  - 9 誘電体層
  - 10 シリコン基板
  - 11 タブ
  - 12 GexSil-x層
  - 20 表面放出LED
  - 25 pドープ層
  - 26 オーム接点
  - 27 オーム接点
  - 28 不動態絶縁層
- 50 29 金属相互接続

13

- 30 表面放出LED
- 31 nドープAlyGal-yAs層
- 32 pドープGaAs層
- 33 p<sup>+</sup>ドープAlyGa<sub>1-y</sub>As層
- 34 p接点
- 35 n接点

【図1】



36 金属リード

40 駆動トランジスタ


41 n型エミッタ

42 p型ベース


43 n型コレクタ

【図2】


14



[図3]



## 【図4】



## フロントページの続き

(72)発明者 ダニエル ブレイセン

アメリカ合衆国 07034 ニュージャージ ー レイク ヒアウェイサ、ニュー イン グランド ドライヴ 5

- (72)発明者 ユージーン アーサー フィッツジェラル ド ジュニア アメリカ合衆国 08807 ニュージャージ ー ブリッジウォーター、グリーンフィー ルド ロード 285
- (72)発明者 マーチン ローレンス グリーン アメリカ合衆国 07901 ニュージャージ ー サミット、セヴン オークス ドライ ヴ 28
- (72)発明者 ヤーフン キー アメリカ合衆国 08822 ニュージャージ ー フレミントン、イーウィング ドライ ヴ 5